1/3/6 (Item 6 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2005 Thomson Derwent. All rts. reserv.

JC05 Rec'd PCT/PTO 14 SEP 2005

010340013 \*\*Image available\*\* WPI Acc No: 1995-242095/199532

XRAM Acc No: C95-111019 XRPX Acc No: N95-188709

Optical modulator and method of mfr. - in which edge breakdown is prevented and extinction characteristic and voltage resisting property are improved by varying carrier concn. in first clad layer and/or embedding structure

Patent Assignee: NEC CORP (NIDE )

Inventor: SHINJI T; TOMOAKI K; KOUI T; TAKANO S Number of Countries: 005 Number of Patents: 005

Patent Family:

racone ramary.								
Ε	Patent No	Kind	Date	Applicat No	Kind	Date	Week	
E	EP 662627	A1	19950712	EP 94120145	A	19941219	199532	В
·	JP 7230067	Α	19950829	JP 94223141	A	19940919	199543	
τ	JS 5543957	A	19960806	US 94358622	A	19941214	199637	
E	EP 662627	В1	19980722	EP 94120145	A	19941219	199833	
Ι	DE 69411879	E	19980827	DE 611879	A	19941219	199840	
				FP 94120145	Z	19941219		

Priority Applications (No Type Date): JP 93319547 A 19931220

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 662627 A1 E 19 G02F-001/025

Designated States (Regional): DE FR GB

JP 7230067 A 10 G02F-001/025 US 5543957 A 15 G02F-001/03

EP 662627 B1 E G02F-001/025

Designated States (Regional): DE FR GB
DE 69411879 E G02F-001/025 Based on patent EP 662627

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-230067

(43)Date of publication of application: 29.08.1995

(51)Int.CI.

G02F 1/025

H01S 3/18

(21)Application number: 06-223141

(71)Applicant : NEC CORP

(22)Date of filing:

19.09.1994

(72)Inventor: ATSUI OAKI

KITAMURA SHOTARO

(30)Priority

Priority number: 05319547

Priority date: 20.12.1993


Priority country: JP

# (54) OPTICAL MODULATOR AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To provide the optical modulator which prevents an edge breakdown from occurring and is improved in extinction characteristic and breakdown strength.

CONSTITUTION: The optical modulator which has a double heterostructure including an oxide film 12 formed as a growth stopping film on a compound semiconductor substrate 11 of a 1st conductivity type, and a clad layer 14 of the 1st conductivity type, a light absorption layer 15, and a clad layer 17 of a 2nd conductivity type and a buried structure 19 covering the entirety continuously varies in the carrier density of the clad layer 14 of the 1st conductivity type from the semiconductor substrate 11 to the light absorption layer 15 or varies in the carrier density of the buried structure part 19 form a low density to a high density.



# LEGAL STATUS

[Date of request for examination]

19.09.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2727979

[Date of registration]

12.12.1997

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

# 特開平7-230067

(43)公開日 平成7年(1995)8月29日

(51) Int. Cl. <sup>6</sup>

識別記号

FΙ

G02F 1/025 H01S 3/18

> 審査請求 有 請求項の数7 OL (全10頁)

(21)出願番号

特願平6-223141

(22)出願日

平成6年(1994)9月19日

(31)優先権主張番号 特願平5-319547

(32)優先日

平5 (1993) 12月20日

(33)優先権主張国

日本(JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 厚井 大明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 北村 昌太郎

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

# (54) 【発明の名称】光変調器とその製造方法

#### (57)【要約】

【目的】 エッジブレークダウンの発生することが防止 され、消光特性、耐圧が向上された光変調器を実現する こと。

【構成】 第1導電型の化合物半導体基板上に成長阻止 膜として形成された酸化膜と、前記酸化膜の開口部に順 次形成された第1導電型のクラッド層、光吸収層、第2 導電型のクラッド層を含むダブルヘテロ構造と、全体を 覆う埋め込み構造とを有する光変調器において、前記第 1 導電型クラッド層のキャリア濃度が、前記半導体基板 から前記光吸収層にかけて連続的に変化し、または、埋 め込み構造部のキャリア濃度が低濃度から高濃度へ変化 する。



#### 【特許請求の範囲】

【請求項1】 第1導電型の化合物半導体基板上に成長阻止膜として形成された酸化膜と、前記酸化膜の開口部に順次形成された第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルヘテロ構造と、全体を覆う埋め込み構造とを有する光変調器において、前記第1導電型クラッド層のキャリア濃度が、前記半導体基板から前記光吸収層にかけて連続的に変化していることを特徴とする光変調器。

1

【請求項2】 第1導電型の化合物半導体基板上に成長 10 の工程と、阻止膜として形成された酸化膜と、前記酸化膜の開口部 に順次形成された第1導電型のクラッド層、光吸収層、 層、第2導電型のクラッド層を含むダブルヘテロ構造と、全 メサストラ 体を覆う埋め込み構造とを有する光変調器において、 前記第1導電型クラッド層のキャリア濃度が、前記半導 体基板から前記光吸収層にかけて段階的に変化している て前記半導 ことを特徴とする光変調器。

【請求項3】 請求項1または請求項2のいずれかに記載の光変調器において、

前記化合物半導体基板はInP基板であり、前記第1お 20 よび第2導電型のクラッド層はInPクラッド層であり、前記光吸収層はInGaAsP光吸収層であることを特徴とする光変調器。

【請求項4】 第1導電型の化合物半導体基板上に成長阻止膜として形成された1対の酸化膜ストライプと、その開口部に順次形成された第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルヘテロ構造のメサストライプと、該メサストライプ全体を覆う第2導電型の埋め込み構造を有する光変調器において、前記埋め込み構造部のキャリア濃度が低濃度から高濃度30へ変化する2層構造であることを特徴とする半導体光変調器。

【請求項5】 第1導電型の化合物半導体基板上に成長阻止膜として形成された1対の酸化膜ストライプと、その開口部に順次形成された第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルヘテロ構造のメサストライプと、該メサストライプ全体を覆う第2導電型の埋め込み構造を有する光変調器において、前記埋め込み構造部のキャリア濃度が低濃度から高濃度へ変化する2層構造であり、さらに前記第1導電型クラ 40ッド層のキャリア濃度が段階的に変化することを特徴とする半導体光変調器。

【請求項6】 第1導電型の化合物半導体基板上に成長阻止膜としての1対の酸化膜ストライプを形成する第1の工程と、

その開口部に順次、第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルヘテロ構造のメサストライプを選択成長により形成する第2の工程

前記酸化膜ストライプの対向する内側を部分的に除去し 50 とが期待できる。この構造は図9(a)に示すように、

て前記半導体基板上の一部を露出させる第3の工程と、 さらに該メサストライプ全体を覆う第2導電型埋め込み 構造を選択成長により形成する第4の工程とを有する光 変調器の製造方法において、

前記第4の工程では埋め込み構造部のキャリア濃度が低 濃度から高濃度へ変化するように形成することを特徴と する半導体光変調器の製造方法。

【請求項7】 第1導電型の化合物半導体基板上に成長 阻止膜としての1対の酸化膜ストライプを形成する第1 の工程と、

その開口部に順次、第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルヘテロ構造のメサストライプを選択成長により形成する第2の工程と、

前記酸化膜ストライプの対向する内側を部分的に除去して前記半導体基板上の一部を露出させる第3の工程と、前記メサストライプ全体を覆う第2導電型埋め込み構造を選択成長により形成する第4の工程とを有する光変調器の製造方法において、

の前記第4の工程では埋め込み構造部のキャリア濃度が低濃度から高濃度へ変化するように形成するとともに第2の工程では前記第1導電型クラッド層のキャリア濃度が段階的に変化するように形成することを特徴とする半導体光変調器の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光変調器に関し、特に、半導体光変調器およびその製造方法に関する。

[0002]

【従来の技術】光通信技術を用いた超高速大容量伝送、 及び、情報処理が急速に進展している。光通信において は半導体レーザ出力を変調することにより伝送が行われ る。

【0003】しかし、 $1.5\mu$ m帯、1Gbit/sec以上の光伝送において半導体レーザを直接変調した場合には、活性層内のキャリア密度の変化に起因する屈折率の変化による波長シフト、いわゆる波長チャーピングが起こるため、伝送距離が制限される。この影響を低減する方法として外部変調器が注目され、開発されている。

【0004】例えば、1993年電子情報通信学会、春期大会講演番号C-152および特願平3-067498号公報に開示されるように、光吸収層にバルク半導体を用いて、フランツーケルディッシュ(F-K)効果による吸収端変化を利用した電界吸収型バルク構造変調器がある。この光変調器はMOVPE(Metal Organic Vapor Phase Epitaxial)選択成長技術を用いたリッジ型埋め込み構造とされており、半導体をエッチングすることがないために高均一、かつ高再現性の光変調器とすることが期待できる。この構造は図9(a)に示すように

n型InP基板51の上に開口領域53を有する一対の SiO<sub>2</sub>ストライプマスク52を形成した後、図9

(b) に示すように、開口領域53上にn型InPクラ ッド層54、InGaAsP光吸収層55、p型InP クラッド層56をMOVPE法により選択成長させ、さ らに、図9(c)に示すように、開口領域53を広げた 後、図9(d)に示すように、p型InP埋め込み層5 7 (キャリア濃度5×10<sup>17</sup> c m<sup>-3</sup>) 、p型InGaA s キャップ層 5 8 を成長させたものである。その動作 は、逆バイアス電圧を印加した際、F-K効果により光 10 が大きくなってしまうという問題点もあった。 吸収層の基礎吸収端近傍での光吸収曲線が長波長側(低 エネルギー側)にシフトし、レーザ光を消光するように 動く。

#### [0005]

【発明が解決しようとする課題】光変調器は、消光特性 を向上するために光吸収層55にかかる電界強度を強く し、波長シフト量を大きくする必要がある。そのため上 記の構造を有する従来例では光吸収層55を挟むn型I nPクラッド層54およびp型InPクラッド層56の キャリア濃度を高くする(キャリア濃度  $5 \times 1$   $0^{17}$  c m 20 記第1 導電型クラッド層のキャリア濃度が、前記半導体 ご)ことで電界強度を強くしている。一方、素子容量低 減のためにn型InP基板51のキャリア濃度は2×1 0<sup>17</sup> c m<sup>-3</sup> としている。そのため基板51とn型InP クラッド層54との成長界面では濃度差が生じる。この とき、本素子に逆バイアス電圧を印加すると前述の成長 界面ではキャリア濃度が異なることにより、図10に示 すように空乏層の広がりが異なるものとなって不連続部 分が生じる。従来例の場合、n型InPクラッド層54 の空乏層幅 r は、5×10<sup>17</sup> c m<sup>-3</sup>では640 Å、n型 InP基板51の空乏層幅 $Rは2 \times 10^{17} cm^{-3}$ では130 収層にかけて段階的に変化していることを特徴とする。 210Åとなり、約600Åの差が生じる。そのため、 空乏層幅が変化している部分でエッジブレークダウンが 起こり、耐圧が低下してしまうという問題点がある。

【0006】本発明の第1の目的は、このような問題点 が解決された光変調器を実現することにある。

【0007】また、電界吸収型光変調器の動作原理は素 子に逆バイアス電圧を印加するとバンド構造が影響を受 け、基礎吸収端近傍での光吸収曲線が低エネルギー側

(長波長側) にシフトする現象 (フランツーケルディッ シュ効果)を利用している。したがって、消光性能は光 40 吸収層にかかる電界強度に起因している。電界強度を高 めるには光吸収層を挟むクラッド層のキャリア濃度を十 分に高くすることが必要になる。しかし、従来の構造で はオートドーピング(p型ドーパントのZnの拡散)に よるリークパスによって耐圧が低下することを防ぐため に、埋め込み層の高ドープp型InP層57のキャリア 濃度を5×10<sup>17</sup> c m<sup>-3</sup>より高くすることができなかっ た。このため前記高ドープp型InP層57での抵抗を 小さくすることができず、逆バイアス電圧を印加した場

のとなり、光吸収層55にかかる電界が弱くなって消光 比が低下するという問題点があった。

【0008】また、1Gbit/sec以上の高速応答 を実現するためには素子容量を小さくする必要がある。 しかし、消光特性を向上させるために前記埋め込み層の 高ドープp型InP層57のキャリア濃度を高くする と、逆バイアス電圧を印加したときの前記埋め込み層の 高ドープp型InP層57と前記n型InP基板51と のホモ接合領域で広がる空乏層幅が狭くなり、素子容量

【0009】本発明の第2の目的は、これらの問題を解 決した光変調器を実現することにある。

#### [0010]

【課題を解決するための手段】本発明の第1の形態によ る光変調器は、第1導電型の化合物半導体基板上に成長 阻止膜として形成された酸化膜と、前記酸化膜の開口部 に順次形成された第1導電型のクラッド層、光吸収層、 第2導電型のクラッド層を含むダブルヘテロ構造と、全 体を覆う埋め込み構造とを有する光変調器において、前 基板から前記光吸収層にかけて連続的に変化しているこ とを特徴とする。

【0011】本発明の第2の形態による光変調器は、第 1 導電型の化合物半導体基板上に成長阻止膜として形成 された酸化膜と、前記酸化膜の開口部に順次形成された 第1 導電型のクラッド層、光吸収層、第2 導電型のクラ ッド層を含むダブルヘテロ構造と、全体を覆う埋め込み 構造とを有する光変調器において、前記第1導電型クラ ッド層のキャリア濃度が、前記半導体基板から前記光吸

【0012】上記の光変調器のいずれにおいても、前記 化合物半導体基板は In P 基板であり、前記第1および 第2導電型のクラッド層は In Pクラッド層であり、前 記光吸収層はInGaAsP光吸収層であってもよい。

【0013】本発明の第3の形態による光変調器は、第 1 導電型の化合物半導体基板上に成長阻止膜として形成 された1対の酸化膜ストライプと、その開口部に順次形 成された第1導電型のクラッド層、光吸収層、第2導電 型のクラッド層を含むダブルヘテロ構造のメサストライ プと、該メサストライプ全体を覆う第2導電型の埋め込 み構造を有する光変調器において、前記埋め込み構造部 のキャリア濃度が低濃度から高濃度へ変化する2層構造 であることを特徴とする。

【0014】本発明の第4の形態の光変調器は、第1導 電型の化合物半導体基板上に成長阻止膜として形成され た1対の酸化膜ストライプと、その開口部に順次形成さ れた第1導電型のクラッド層、光吸収層、第2導電型の クラッド層を含むダブルヘテロ構造のメサストライプ と、該メサストライプ全体を覆う第2導電型の埋め込み 合にはフォトカレントの影響による電圧降下が大きなも 50 構造を有する光変調器において、前記埋め込み構造部の キャリア濃度が低濃度から高濃度へ変化する2層構造であり、さらに前記第1導電型クラッド層のキャリア濃度が段階的に変化することを特徴とする。

5

【0015】本発明の第1の形態による半導体光変調器の製造方法は、第1導電型の化合物半導体基板上に成長阻止膜としての1対の酸化膜ストライプを形成する第1の工程と、その開口部に順次、第1導電型のクラッド層、光吸収層、第2導電型のクラッド層を含むダブルへテロ構造のメサストライプを選択成長により形成する第2の工程と、前記酸化膜ストライプの対向する内側を部10分的に除去して前記半導体基板上の一部を露出させる第3の工程と、さらに該メサストライプ全体を覆う第2導電型埋め込み構造を選択成長により形成する第4の工程とを有する光変調器の製造方法において、前記第4の工程では埋め込み構造部のキャリア濃度が低濃度から高濃度へ変化するように形成することを特徴とする。

【0016】本発明の第2の形態による半導体光変調器の製造方法は、第1導電型の化合物半導体基板上に成長阻止膜としての1対の酸化膜ストライプを形成する第1の工程と、その開口部に順次、第1導電型のクラッド 20層、光吸収層、第2導電型のクラッド層を含むダブルへテロ構造のメサストライプを選択成長により形成する第2の工程と、前記酸化膜ストライプの対向する内側を部分的に除去して前記半導体基板上の一部を露出させる第3の工程と、前記メサストライプ全体を覆う第2導電型埋め込み構造を選択成長により形成する第4の工程とを有する光変調器の製造方法において、前記第4の工程では埋め込み構造部のキャリア濃度が低濃度から高濃度へ変化するように形成するとともに第2の工程では前記第1導電型クラッド層のキャリア濃度が段階的に変化する。30ように形成することを特徴とする。

# [0017]

【作用】本発明の第1の形態または第2の形態によるものにおいては、第1導電型クラッド層のキャリア濃度が、前記半導体基板から前記光吸収層にかけて連続的または段階的に変化しているために基板とクラッド層の接合部分における各層の空乏層幅をほぼ等しいものとすることができるので、エッジブレークダウンが起こることが少なくなるとともに耐圧が向上する。

【0018】本発明の第3および第4の形態によるもの 40 においては、埋め込み構造部のキャリア濃度が低濃度から高濃度へ変化する2層構造とされているので、埋め込み構造部の抵抗が低いものとなり、光吸収層にかかる電界が大きくなり、消光特性が向上する。

### [0019]

【実施例】次に、本発明の実施例について図面を参照して説明する。

#### 【0020】第1の実施例

図1は本発明の光変調器の第1の実施例の構成を示す斜 基板11の上部での空乏層幅Rとほぼ等しくなる。その 視図であり、図2は本発明の第1の実施例の製造工程を 50 ため、空乏層広がりの分布をなめらかにでき、従来技術

示す断面図である。

【0021】図1に示す光変調器は、n型InP基板11と、SiO。ストライプマスク12と、n型InPクラッド層141およびn型InPクラッド層142よりなるn型InPクラッド層14と、アンドープInGaAsP光吸収層15と、アンドープInGaAsPスペーサ層16と、p型InPクラッド層17と、p型InP埋め込み層19と、p型InGaAsキャップ層20と、p電極21と、n電極22とから構成されている。なお、図1中、18は開口領域を示している。

【0022】本実施例の光変調器では、n型InPクラッド層141のキャリア濃度が連続的に変化している。 【0023】本実施例の光変調器の構造を、その製造方法とともに、さらに詳細に説明する。

【0024】まず、図2(a)に示すように、n型In P基板 $11(キャリア濃度<math>5\times10^{17}\,cm^{-3})$ 上に、幅 $1.5\mu$ mの開口領域13を有する厚さ3500Åの $SiO_2$ である一対のストライプマスク12を熱CVD法により形成する。

20 【0025】次に、図2(b)に示すように、開口領域 13に、厚さ700Åでキャリア濃度が2×10<sup>17</sup>cm 3から5×10<sup>17</sup>cm 2に連続的に変化するn型InP クラッド層141と、厚さ300Åでキャリア濃度5×10<sup>17</sup>cm のn型InPクラッド層142と、厚さ2500ÅのアンドープInGaAsPである光吸収層 (波長組成1.46μm)15と、厚さ500ÅのアンドープInGaAsPであるスペーサ層16と、厚さ1000Åでキャリア濃度が5×10<sup>17</sup>cm 3のp型InPであるクラッド層17をMOVPE法により順に選択 30 成長させる。クラッド層141とクラッド層142とで、n型InPクラッド層14を構成している。

【0026】次に、図2(c)に示すように、選択成長領域の両側の $SiO_2$ ストライプマスク12を約 $2\mu$ mずつ化学エッチングにより広げ、開口領域18を形成する。

【0027】次に、図2(d)に示すように、p型In P埋め込み層19(キャリア濃度 $5\times10^{17}\,\mathrm{cm}^{-3}$ )を 厚さ1.  $2\,\mu\mathrm{m}$  (p型InPクラッド層17の上からの 厚さ)、p型InGaAsキャップ層20を厚さ0.  $2\,\mu\mathrm{m}$ 、MOVPE法により選択成長する。

【0028】以上の構成の光変調器における成長界面近傍での逆電圧印加時の空乏層の状態を図3に模式的に示す。図中の破線は、各領域での空乏層端を示している。本実施例では、n型InPクラッド層14のキャリア濃度をn型InP基板11側からInGaAsP吸収層15側にかけて連続的に高くしている。

【0029】逆バイアス電圧をかけたときのn型InP クラッド層14の最下部での空乏層幅rは、n型InP 基板11の上部での空乏層幅Rとほぼ等しくなる。その ため、空子層広がりの分布をなめらかにでき、従来技術

で示した領域51と領域54 (図10参照) との成長界面でのブレークダウンを防ぎ、高耐圧を得ることができる。

【0030】この結果、従来の耐圧は5~6 Vであったが、本実施例に基づいて試作した光変調器では10 V以上の髙耐圧が得られた。

【0031】一方、n型InPクラッド層14は光吸収層15に隣接する領域において十分高いキャリア濃度にしているため、吸収層の電界強度の低下はごく僅かで、消光特性は劣化しなかった。

#### 【0032】第2の実施例

図4は本発明の光変調器の第2の実施例の構成を示す断面図である。

【0033】本実施例と第1の実施例と異なる点は、n型InPクラッド層241のキャリア濃度を3段階に変化させていることにある。例えば、 $2\times10^{17}$  cm  $^{-3}$  (厚さ300Å)のn型InPクラッド層251、3 $\times10^{17}$  cm  $^{-3}$  (厚さ200Å)のn型InPクラッド層252、 $4\times10^{17}$  cm  $^{-3}$  (厚さ200Å)のn型InPクラッド層252、 $4\times10^{17}$  cm  $^{-3}$  (厚さ200Å)のn型InPクラッド層253の3段階に形成し、キャリア濃度20を段階的に変化させることで第1の実施例と同様、エッジブレークダウンを抑制することができ、高耐圧が得られた。このように、第1の実施例では領域141のキャリア濃度を連続的に変化させているが、段階的に変化させても同様な効果が得られた。なお図4において、242はキャリア濃度が一定のn型InPクラッド層であり、クラッド層241とクラッド層242とで、n型InPクラッド層24を構成している。

【0034】以上の2つの実施例では、n型基板上での例を示したが、p型基板上に形成したデバイスにおいて 30も同様な効果が期待できる。

#### 【0035】第3の実施例

図5は本発明の光変調器の第3の実施例の構成を示す斜 視図であり、図6は本発明の第3の実施例の製造工程を 示す断面図である。

【0036】図5に示す光変調器は、n型InP基板5 11と、SiO₂ストライプマスク512と、n型In Pクラッド層514と、アンドープInGaAsP光吸 収層515と、アンドープInGaAsPスペーサ層5 16と、p型InPクラッド層517と、p型InP埋 40 め込み層5191およびp型InP埋め込み層5192 よりなるp型InP埋め込み層519と、p型InGa Asキャップ層520と、p電極521と、n電極52 2とから構成されている。

【0037】本実施例の光変調器では、p型InP埋め込み層5191のキャリア濃度はp型InP埋め込み層5192のキャリア濃度に比べて低濃度になっている。

【0038】本実施例の光変調器の構造について図6を参照し、その製造方法とともにさらに詳細に説明する。

【0039】まず、図6(a)に示すように、n型In 50 く、かつ高速で動作する素子を実現できることができ

P基板 5 1 1 (キャリア濃度  $2 \times 10^{17}$  c m<sup>-3</sup>) 上に幅 1.  $5 \mu$  mの開口領域 5 1 3 を有する厚さ 3 5 0 0 Åの  $S i O_{\circ}$  である一対のストライプマスク 5 1 2 を熱 CV D法により形成する。

【0040】次に、図2(b)に示すように開口領域5 13に、厚さ1000Åでキャリア濃度5×10<sup>17</sup>cm on型InPクラッド層514と、厚さ2500ÅのアンドープInGaAsPである光吸収層(波長組成1.470μm)15と、厚さ500ÅのアンドープI nGaAsPであるスペーサ層16と、厚さ1000Åでキャリア濃度5×10<sup>17</sup>cm op型InPクラッド層17とを、MOVPE法により順に選択成長させる。 【0041】次に、図2(c)に示すように、上記、選択成長領域の両側のSiO₂ストライプマスク512を約2μmずつ化学エッチングにより除去し、開口領域5

【0042】次に、図2(d)に示すように、厚さ $0.3\mu$ m (p型InP $0.25\mu$ m (p型InP $0.25\mu$ m  $0.25\mu$ m (p型InP $0.25\mu$ m  $0.25\mu$ m 0.2

18を形成する。

【0043】上記のように構成される本実施例の動作原理について図7を参照して説明する。図3(a)は本実施例の構成を示す断面図であり、図3(b)は、その等価回路を示す図である。

【0045】一方、ホモ接合部523近傍のキャリア濃度を低くしていることから空乏層の広がりを比較的滑らかなものとすることができる。このことにより耐圧特性に対しても良好な結果が期待でき、更にダブルヘテロ構造部両側のホモ接合部523の容量Cも低減でき(従来例と比較して約30%小さくなる)、このことから素子全体のCR時定数を小さくし、高速応答が可能になる。【0046】以上のことから本発明により消光比が高く、かの意志で動作さる表でもできることができ

ŏ

る。

## 【0047】第4の実施例

【0048】本実施例の特徴は、第3の実施例に示される消光特性が向上された素子に、さらにn型InPクラッド層814のキャリア濃度を段階的に変化させることで耐圧の向上を実現している点にある。n型InPクラッド層841と基板811との成長界面での空乏層の広がりがキャリア濃度の濃度勾配により滑らかになり、この部分でのブレークダウンが抑制され、高耐圧な素子が実現できる。実際、従来の耐圧は6~8Vであったが、本実施例に基づいて試作した光変調器では10V以上の高耐圧が得られた。一方、n型InPクラッド層814の光吸収層815に隣接する部分(n型InPクラッド層814の光吸収層815に隣接する部分(n型InPクラッド層8142)は十分に高いキャリア濃度(5×10<sup>17</sup> cm<sup>-3</sup>)になっているため、吸収層815にかかる電界強度としては低下することがなく、これにより高い消光比を保つことができる。

【0049】ここでは、キャリア濃度を限定しているが、特に眼定する必要はなく、既述のように、キャリア濃度を段階的に変化させる構造であれば同様な効果が期待できる。また、ここでは、n型基板上での実施例を示したが、p型基板上に形成したデバイスにおいても同様な効果が期待できる。

### [0050]

【発明の効果】本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。

【0051】請求項1乃至請求項3に記載のものにおいては、n型InPクラッド層のキャリア濃度を連続的ま 40 たは段階的に変化させることで、成長界面での空乏層の広がりを滑らかにできブレークダウンが発生することを防ぐことができる効果がある。

【0052】さらに、耐圧向上により、突発的な素子劣化の発生もなくなり、信頼度の高い素子を実現することができる効果がある。

【0053】請求項4に記載のものにおいては。p型InP埋め込み層のキャリア濃度を段階的に変化させることで、この部分での電圧降下を小さくして光吸収層にかかる電界を大きくすることができ、消光特性を向上する

ことができる効果がある。実際、従来の消光比は7~8 d Bであったが、本発明に基づいて試作した光変調器では15dB以上の高消光比が得られた。

【0054】請求項5に記載のものにおいては上記効果に加えて、n型InPクラッド層のキャリア濃度を段階的に変化させることで基板との成長界面でのブレークダウンを防ぐことができ、高耐圧のものとすることができる効果がある。実際、従来の耐圧は6~8Vであったが、本実施例に基づいて試作した光変調器では10V以上の高耐圧が得られた。

【0055】請求項6および請求項7に記載の各方法においては、上記効果を奏する光変調器を作製することができる効果がある。

【0056】以上のように本発明により動作電圧、所要 消光比に対して特性に余裕ができ、一方、本発明により 素子容量の低減も実現できたため応答特性にも有効で、 信頼度の高い素子を実現することができる。

【0057】本発明の内容は、光源レーザとの集積型素子を含む、選択成長技術を用いた素子全般に対して有効である。

### 【図面の簡単な説明】

(6)

【図1】本発明の第1の実施例の構成を示す斜視図である

【図2】  $(a) \sim (d)$  のそれぞれは、本発明の第1の 実施例の製造工程を示す断面図である。

【図3】本発明の第1の実施例における成長界面近傍での逆電圧印加時の空乏層の状態を模式的に示す図である

【図4】本発明の第2の実施例の構成を示す断面図である。

【図5】本発明の第3の実施例の構成を示す斜視図である。

【図6】本発明の第3の実施例の製造工程を示す断面図である。

【図7】本発明の第3の実施例の動作原理を説明するための図である。

【図8】本発明の第4の実施例の構成を示す断面図である。

【図9】 (a) ~ (d) のそれぞれは、従来技術による 製造工程を示す断面図である。

【図10】従来技術の問題点を説明するための図であ

#### 【符号の説明】

11 n型InP基板

12 SiO<sub>2</sub>ストライプマスク

13 開口領域

14 n型InPクラッド層

141 n型InPクラッド層

142 n型InPクラッド層

かる電界を大きくすることができ、消光特性を向上する 50 15 アンドープInGaAsP光吸収層

12 ストライプマーク

11 基板

17 クラッド層 16 スペーサ層 \_ 15 光吸収層

閉口領域

12

16 アンドープ In GaAs Pスペーサ層

11

17 p型InPクラッド層

18 開口領域

19 p型InP埋め込み層

191 p型InP埋め込み層

192 p型InP埋め込み層

20 p型InGaAsキャップ層

21 p型電極

22 n型電極

519 埋め込み層

5191 埋め込み層

5192 埋め込み層

523 ホモ接合領域

551 n型InP基板

552 SiO2ストライプマスク

553 開口領域

554 n型InPクラッド層

555 InGaAsP光吸収層

556 p型InPクラッド層

557 p型InP埋め込み層

558 p型InGaAsキャップ層

10 814 クラッド層


8 1 4 1 クラッド層


8142 クラッド層


【図1】


【図2】


閉口領域











•

【図9】 【図6】 開口領域 ストライプマスク ,512 ストライプマスク 開口領域 (a) . **(b)** (b) 515 光吸収層 54 クラッド層 (c) 関口領域 518 (c) (d) (d) - 5191 - 5192 - 5192 . 57 埋め込み層

【図10】

